이번에도 제가 관심 있는 분야인 Semiconductor topic의 아티클을 가져와봤습니다.
반도체 산업은 디자인, 툴, 제조의 세 요소가 원활하게 순환하는 것이 매우 중요하다고 생각합니다.
이번 아티클은 IEEE International Solid State Cirtuits Conference(ISSCC)에서 Intel, Synopsys, TSMC 세 기업이 소개한 SRAM 메모리에 관련한 기술들에 대해 알아봅니다.
해당 아티클의 링크를 아래에 첨부하겠습니다.
https://spectrum.ieee.org/sram-intel-tsmc
Intel, Synopsys, TSMC All Unveil Record Memory Densities
The move to nanosheet transistors is a boon for SRAM
spectrum.ieee.org
Intel, Synopsys, TSMC All Unveil Record Memory Densities
Intel, Synopsys, TSMC 모두 기록적인 메모리 밀도 공개 > 나노시트 트랜지스터로의 전환은 SRAM에 큰 도움이 됩니다.
지난주 IEEE 국제고체회로학회(ISSCC)에서, 첨단 칩 제조 분야의 최대 라이벌인 인텔과 TSMC는 최신 기술인 인텔 18a와 TSMC N2를 사용하여 구축한 핵심 메모리 회로인 SRAM의 성능에 대해 자세히 설명했습니다. 칩 제조업체(칩메이커)들이 지속적으로 회로를 축소하는 능력은 수년에 걸쳐 둔화되었지만, 대규모 메모리 셀과 지원 회로(support circuit)로 구성된 SRAM을 축소하는 것은 특히 어려웠습니다.
두 회사의 가장 밀집된 SRAM 블록은 0.021 제곱 마이크로미터의 메모리 셀을 사용하여 제곱밀리미터당 38.1메가비트를 제공합니다. 그 밀집도는 인텔의 경우 최대 23%, TSMC의 경우 12% 향상에 해당합니다. 다소 놀랍게도, 같은 날 아침 Synopsys는 이전 세대의 트랜지스터를 사용하여 동일한 밀도를 달성했지만 절반 이하의 속도로 작동하는 SRAM 디자인을 공개했습니다.
인텔과 TSMC의 기술은 두 회사가 나노시트라는 새로운 트랜지스터 아키텍처를 처음 사용한 것입니다. (삼성은 한 세대 전에 나노시트로 전환했습니다.) 이전 세대에서는 전류가 핀 모양의 채널 영역을 통해 트랜지스터를 관통하여 흐릅니다. 설계는 트랜지스터가 구동할 수 있는 전류를 증가시켜 회로가 더 빠르게 작동하거나 더 긴 상호 연결을 포함할 수 있도록 하려면 장치에 에 더 많은 핀을 추가해야 한다는 것을 의미합니다. 나노시트 디바이스는 핀을 없애고 실리콘 리본 더미로 대체합니다. 중요한 점은, 이 나노시트의 폭을 장치마다 조절할 수 있으므로 전류를 보다 유연하게 증가시킬 수 있다는 것입니다.
메모리 컨설팅 회사 Objective Analysis의 수석 분석가(analyst 애널리스트)인 Jim Handy는 "나노시트는 다른 세대보다 SRAM의 확장성을 높이는 것으로 보인다"라고 말했습니다.
Intel, TSMC, Synopsys 세 기업은 2025년 2월에 열린 IEEE 국제고체회로학회(ISSCC)에서 새로운 SRAM 회로의 성능에 대해 발표했습니다.
SRAM은 대규모 메모리 셀과 그 주변 회로로 이루어져 있어 축소하기가 점점 더 어려워지고 있었는데, 이를 이뤄낸 것입니다.
인텔은 Intel 18a, TSMC는 N2라는 기술을 사용한 것인데요, 이는 '나노시트(nanosheet)'라는 트랜지스터 구조를 처음 사용한 기술이라고 합니다. (삼성은 한 세대 이전에 이미 나노시트 기술로 전환하였음)
이 전 세대는 물고기의 지느러미(핀) 모양의 채널 영역을 가진 FinFET 트랜지스터 기술을 사용하였는데, 그 다음 세대인 나노시트 트랜지스터 기술은 이 '핀'을 대신한 얇은 시트 모양의 채널을 형성해 시트의 폭을 조절하는 방식으로 보다 유연한 설계를 가능하게 하는 기술입니다.
아래는 삼성의 나노시트를 활용한 트랜지스터 기술 관련 뉴스입니다.
삼성의 나노시트 활용 내용에 관련해 참고하면 좋을 것 같아 첨부합니다.
(세계 최초 3나노 파운드리 양산, Gate-AllAround(GAA) 기술, 나노시트를 활용한 MBCFET GAA 구조 등의 내용 수록)
삼성전자, 세계 최초 3나노 파운드리 양산 | 삼성반도체
삼성 전자는 세계 최초로 GAA 기술을 적용한 3나노 파운드리 공정 기반의 초도 양산을 시작했으며 이는 반도체 제조 공정 가운데 가장 앞선 기술이고 전세계 파운드리 업체 중 삼성전자가 유일합
semiconductor.samsung.com
유연한 트랜지스터로 더 작고, 더 나은 SRAM을 만들다
하나의 SRAM 셀은 6개의 트랜지스터 회로에 비트를 저장합니다. 하지만 트랜지스터들은 서로 다른 요구사항을 갖고 있기 때문에 동일하지 않습니다. FinFET 기반 셀의 경우, 이는 각각 두 개의 핀을 가진 두 쌍의 장치를 구축하고, 각각 하나의 핀을 가진 나머지 두개의 트랜지스터를 구축하는 것을 의미할 수 있습니다.
TSMC의 수석 디렉터(이사)이자 IEEE 펠로우인 Tsung-Yung Jonathan Chang은 나노시트 디바이스가 "SRAM 셀 크기에 더 많은 유연성을 제공한다"라고 말했습니다. 그는 나노시트를 사용하는 트랜지스터 사이에서는 의도치 않은 변화가 적으며, SRAM의 저전압 성능을 개선한다고 말했습니다.
두 회사의 엔지니어들은 나노시트 트랜지스터의 유연성을 활용했습니다. 기존의 이중 핀 장치(풀-다운 및 패스-게이트 트랜지스터라고 하는)의 경우, 나노시트 디바이스는 교체된 두 개의 개별 핀보다 물리적으로 더 좁을 수 있습니다. 하지만 나노시트 스택은 전체적으로 실리콘 면적이 더 크기 때문에, 더 많은 전류를 구동할 수 있습니다. 인텔의 경우 셀 면적을 최대 23%까지 줄일 수 있었습니다.
기업들은 나노시트 구조의 유연성을 활용해 더 좋은 SRAM을 만들고 있습니다.
하나의 SRAM 셀은 6개의 트랜지스터로 이루어진 회로에 데이터를 저장합니다. 하지만 각각의 트랜지스터는 다른 요구사항을 갖고 있어, FinFET 구조를 활용하는 경우 핀이 2개인 트랜지스터 두 쌍과 핀이 1개인 트랜지스터 두 개가 필요합니다.
나노시트 기술은 이렇게 복잡한 SRAM 셀에 유연성을 줍니다. FinFET의 핀 구조보다 더 좁게 형성할 수 있고, 구조상 실리콘의 면적이 더 크기 때문에 더 많은 전력을 구동할 수도 있습니다. SRAM의 저전압 성능을 개선할 수 있는 것이죠.
>> 일반적으로, 비트 라인은 한동안 256비트에 머물러 있었습니다. N2의 경우... 512비트로 확장할 수 있습니다. 이는 밀도를 10% 가까이 향상시킵니다.
-TSUNG-YUNG JONATHAN CHANG, TSMC
인텔은 고밀도와 고전류의 두 가지 메모리 회로 버전을 자세히 설명했으며, 후자는 나노시트 유연성을 더욱 많이 활용했습니다. FinFET 설계에서 패스 게이트와 풀다운 트랜지스터는 동일한 수의 핀을 갖지만, 나노시트는 인텔이 풀다운 트랜지스터를 패스 게이트 소자보다 넓게 만들 수 있게 해 최소 작동 전압을 낮췄습니다.
또한 인텔 18a는, 나노시트 트랜지스터뿐만 아니라 후면 전력 공급 네트워크를 포함하는 최초의 기술이기도 합니다. 18a까지는 일반적으로 두꺼운 전력 전달 상호 연결과, 보다 미세한 신호 전달 상호 연결 모두가 실리콘 위에 구축되었습니다. 후면 전원은 전력 상호 연결을 실리콘 아래로 이동시켜 더 크고 저항이 적게 하며, 실리콘을 통해 올라오는 수직 연결을 통해 회로에 전력을 공급합니다. 이 방식은 또한 신호 상호 연결을 위한 공간을 확보합니다.
하지만 인텔의 기술 책임자이자 매니저인 Xiaofei Wang은 후면 전력은 SRAM 비트 셀 자체를 줄이는 데에는 도움이 되지 않는다고 ISSCC의 엔지니어들에게 말했습니다. 사실 셀 내부에서 후면 전력을 사용하면 면적이 10% 확장된다고 그는 말했습니다. 따라서 인텔 팀은 대신 주변(peripheral) 회로와 비트 셀 어레이의 주변(perimeter)으로 제한했습니다. 전자의 경우, 엔지니어가 SRAM 셀 아래에 주요 커패시터를 구축할 수 있었기 때문에 회로를 축소하는 데 도움이 되었습니다.
TSMC는 아직 후면 전력으로 전환하지 않았습니다. 하지만 나노시트 트랜지스터만으로 유용한 회로 수준의 개선을 이끌어낼 수 있었습니다. 트랜지스터의 유연성 덕분에 TSMC의 엔지니어들은 셀을 쓰고 읽는 연결인 비트 라인의 길이를 늘일 수 있었습니다. 비트 라인이 길어질수록 더 많은 SRAM 셀들이 연결되며, 이는 메모리에 필요한 주변 회로가 줄어들어 전체 면적이 줄어든다는 것을 의미합니다.
"일반적으로, 비트 라인은 한동안 256비트에 머물러 있었습니다. N2의 경우... 512비트로 확장할 수 있습니다. 이는 밀도를 10% 가까이 향상시킵니다."
인텔은 고밀도와 고전류 두 가지의 메모리 회로 버전을 소개했습니다.
FinFET 설계에서는 패스 게이트와 풀다운 게이트의 핀 수가 같지만, 나노시트 설계에서는 풀다운 트랜지스터를 더 넓게 만들어 최소 작동 전압을 낮췄습니다.
또한 인텔 18a는 최초의 '후면 전력 공급 네트워크 기술'을 포함합니다. 이는 전력 상호 연결(interconnect)을 실리콘 아래로 이동시켜 크기는 크고 저항은 적도록 하며, 실리콘과의 수직 연결을 통해 회로에 전력을 공급하면서 공간도 더 적게 차지합니다.
하지만 Intel의 Wang은 후면 전력 기술은 SRAM의 비트 셀 크기를 줄이는 데는 도움이 되지 않는다고 말합니다. 셀 내부에서 후면 전력을 사용하면 면적이 10%나 확장되기 때문에, 대신 셀의 주변에서만 이 기능을 사용합니다.
TSMC는 아직 후면 전력 기술로 전환하지는 않았지만, 나노시트 기술만으로 개선을 이끌어냈습니다.
TSMC는 메모리 디바이스의 구조 중 셀을 쓰고 읽는 '비트 라인(bit line)'의 길이를 늘였는데, 이는 더 많은 SRAM 셀의 연결을 가능하게 하며, 이는 메모리에 필요한 주변 회로가 줄어 면적이 줄어든다는 것을 의미합니다.
TSMC N2의 경우 SRAM 셀의 비트 라인을 256비트에서 512비트로까지 확장이 가능해, 집적도를 10% 가까이 향상시킬 수 있습니다.
Synopsys, SRAM 회로를 압축하다
엔지니어가 구매하여 시스템에 통합하는 전자 설계 자동화 툴과 회로 디자인을 판매하는 Synopsys는, TSMC 및 Intel과 거의 가까운 밀도에 도달했지만 오늘날 가장 진보된 FinFET 기술인 3 나노미터를 사용했습니다. 이 회사의 밀도 증가는 주로 SRAM 어레이를 제어하는 주변 회로, 구체적으로는 확장 범위 레벨 시프터(extended-range level shifter)와 결합한 인터페이스 듀얼-레일 구조에서 비롯되었습니다.
Synopsys의 제품 관리 부문 수석 이사인 Rahul Thukral은, 특히 모바일 프로세서에서 전력을 절약하기 위해 SRAM 어레이와 주변 회로를 다른 전압으로 구동하기 시작했다고 설명합니다. 듀얼 레일이라고 불리는 이 방식은 주변 장치가 필요할 때 더 낮은 전압에서 작동하는 반면, SRAM 비트 셀은 더 높은 전압에서 작동하는 것을 의미하며, 이로 인해 비트가 손실될 가능성이 줄어듭니다.
하지만 이는 SRAM 셀의 1과 0을 나타내는 전압이 주변에서의 전압과 일치하지 않는다는 것을 의미합니다. 따라서 설계자들은 레벨 시프터(level shifter)라는 회로를 통합하여 이를 보완합니다.
Synopsys의 새로운 SRAM은 셀 어레이 내부 깊은 곳이 아닌 주변부와의 인터페이스에 레벨 시프터 회로를 배치하고 회로를 더 작게 만들어 메모리 밀도를 개선했습니다. 회사가 "확장된 범위 레벨 시프터"라고 부르는 이 장치는, 핀이 적은 FinFET을 사용하면서 회로에 더 많은 기능을 통합하여 전체적으로 더 컴팩트한 SRAM 기술을 선도합니다.
Synopsys는 SRAM 회로를 압축했습니다.
Synopsys는 전자 설계 자동화 툴(EDA) 및 회로 디자인을 판매하는 기업인데요, TSMC 및 Intel과 거의 가까운 밀도의 SRAM을 공개했습니다. 하지만 가장 진보된 FinFET 기술인 3나노미터를 사용했습니다. 여기에는 SRAM 어레이를 제어하는 주변 회로, 구체적으로는 확장 범위 레벨 시프터와 결합한 인터페이스 듀얼-레일 구조를 활용했습니다.
Synopsys의 듀얼-레일 구조는 SRAM 비트 셀과 주변 장치를 다른 전압에서 작동하도록 하여 비트 손실의 가능성을 줄이는 기술입니다. 하지만 이는 SRAM에서 0과 1 비트를 나타내는 전압이 주변 회로와 다르다는 것을 의미하기도 해서 레벨 시프터라는 회로를 추가하여 보완하는 방법을 택했습니다.
그리고 이를 셀의 주변 인터페이스에 배치하여 회로를 더 작게 만들었습니다. 결과적으로 핀이 더 적은 FinFET을 사용하면서도 더 많은 기술을 통합하여 아주 컴팩트한 SRAM 기술을 선도하는 것입니다.
하지만 Thukral에 따르면 밀도가 유일한 장점은 아닙니다. 그는 비트 셀 전압과 주변 장치의 전압을 언급하면서 "이는 두 레일을 훨씬 더 멀리 떨어뜨릴 수 있습니다." 말합니다. 비트 셀의 전압은 540mV 에서 1.4V까지 작동할 수 있고, 주변의 전압은 380mV까지 낮아질 수 있습니다. 그는 이러한 전압차 덕분에 SRAM이 전력을 최소화하면서도 좋은 성능을 낼 수 있다고 말합니다. "정말, 정말 작은 전압으로 낮추면 전력이 많이 줄어드는데, 이것이 바로 오늘날의 AI 세계가 좋아하는 것입니다."라고 그는 말합니다
유사한 회로 설계가 미래의 나노시트 기술에서 SRAM을 축소하는 데 효과가 있을지 묻는 질문에 Thukral은 이렇게 답했습니다: "대답은 100% 예스입니다."
Synopsys는 밀집도 면에서 TSMC와 Intel과 맞먹었지만, 제공 속도는 훨씬 더 느렸습니다. Synopsys SRAM의 최대 속도는 2.3 GHz였고, TSMC SRAM의 가장 빠른 버전은 4.2 GHz, Intel의 가장 빠른 버전은 5.6 GHz였습니다.
More Than Moore의 수석 분석가인 Ian Cutress는 "Synopsys가 3나노미터에서 동일한 밀도에 도달할 수 있다는 점은 매우 인상적이며, 이는 장기적으로 해당 노드의 대중 시장 실리콘에 관련성이 있을 주파수입니다."라고 말합니다.
"또한 프로세스 노드가 거의 정적이지 않고, SRAM과 같은 새로운 고밀도 설계가 여전히 이루어지고 있음을 보여줍니다."
하지만 Synopsys의 듀얼 레일 기술은 고밀도만이 유일한 장점은 아닙니다.
듀얼 레일 기술은 비트 셀과 주변 장치를 다른 전압으로 구동할 수 있고, 이 두 레일을 더 멀리 떨어뜨릴 수 있습니다. 이러한 전압차는 SRAM의 전력을 최소화하면서도 좋은 성능을 내도록 합니다. 주변의 전압을 더 낮추면, 오늘날 도래한 AI 세상이 좋아할 만한 저전력을 이루어낼 수 있다고 말합니다. 또한 이러한 설계가 미래의 나노시트 기술에서도 활약할 것이라고 합니다.
다만 Synopsys의 설계는 TSMC, Intel과 맞먹는 밀집도에, 속도는 훨씬 느렸습니다. TSMC의 4.2 GHz, Intel의 5.6 GHz에 비하면 Synopsys는 2.3 GHz였기 때문입니다.
하지만 More Than Moore의 수석 분석가 Ian은 이를 긍정적으로 평가합니다. Synopsys의 듀얼 레일 구조는 3 나노미터에서 아주 인상적인 발전이며, 장기적으로 해당 노드에서 관련이 높을 것이라고 합니다. SRAM과 같은 새로운 고밀도의 설계가 여전히 유동적으로 이루어지고 있다는 긍정적인 방향성을 보여주는 것입니다.
[Intel, Synopsys, TSMC All Unveil Record Memory Densities]
IEEE Spectrum article summary
2025년 2월에 열린 IEEE 국제고체회로학회(ISSCC)에서 Intel, TSMC, Synopsys는 새로운 SRAM 회로와 그 성능에 대해 발표했고, 최근의 SRAM 기술은 기존의 FinFET 기술에서 나노시트 기술로의 전환점을 맞이하고 있음을 알 수 있었습니다.
- 인텔의 'Intel 18a'는 나노시트 설계를 활용하여 고집적도를 가능하게 하는 최초의 후면 전력 공급 네트워크 기술을 포함하였습니다.
- TSMC의 'N2' 또한 나노시트 기술을 활용해 256비트에서 512 비트로까지 확장이 가능하도록 비트 라인 길이를 늘렸습니다.
- Synopsys는 나노시트 기술이 아닌 기존의 FinFET 3nm 기술을 사용하여 고집적도, 저전력의 '듀얼-레일'구조를 선보였습니다.
나노시트 기술은 삼성의 GAAFET, MBCFET 구조를 공부한 적 있어서 이미 알고 있는 기술이었는데, 다른 세계 기업들은 비교적 최근에 이 나노시트 기술을 활용하기 시작했다는 점이 새로웠습니다.
또한 저는 Synopsys 기업에 관심이 아주 많은데, 툴이 아닌 회로설계 분야에서도 두각을 드러냈다는 점이 인상적이었습니다. 비록 주파수 측면에서는 조금 약했지만 최신 기술인 나노시트 기술이 아닌 기존의 FinFET 설계를 활용해서 고집적도와 저전력을 가능하게 했다는 점이 놀라웠습니다.
다음에는 IEEE Spectrum의 다른 아티클 리뷰로 돌아오겠습니다.
감사합니다!
